

Раздел 3.

Основы цифровой схемотехники

1

Тема 11. Комбинационные функциональные узлы

1. Риски в комбинационных схемах
2. Дешифраторы, шифраторы, преобразователи кодов
3. Мультиплексоры, демультиплексоры
4. Компараторы (схемы сравнения)
5. Схемы контроля

Риски в комбинационных схемах

2

Функциональные узлы выполняют типовые для цифровых устройств микрооперации.

Функциональные узлы делятся на

- *комбинационные*
- *последовательностные* (автоматы с памятью).

Различия между комбинационными и последовательностными узлами имеют фундаментальный характер.

Риски в комбинационных схемах

3

- Выходные величины комбинационных узлов (КЦ – комбинационная цепь) зависят только от текущего значения входных величин (аргументов). Предыстория значения не имеет
- После завершения переходных процессов в КЦ на их выходах устанавливаются выходные величины, на которые характер переходных процессов влияния не оказывает. С этой точки зрения переходные процессы в КЦ не опасны

Риски в комбинационных схемах

4

- В ЦУ в целом КЦ функционируют совместно с последовательностными, что кардинально меняет ситуацию
- Во время переходных процессов на выходах КЦ появляются врёменные сигналы, не предусмотренные описанием работы комбинационного узла
- Такие врёменные сигналы называются ***рисками***

Риски в комбинационных схемах

5

- Со временем они исчезают, и выход КЦ приобретает значение, предусмотренное логической формулой, описывающей работу КЦ
- Однако риски могут быть восприняты элементами памяти последовательностных узлов
- Необратимое изменение состояния последовательностных узлов может радикально изменить работу ЦУ, несмотря на исчезновение сигналов рисков на выходе КЦ

Риски в комбинационных схемах

6

- Различают риски
 - ▣ статические
 - ▣ динамические
- **Статические риски** — это кратковременные изменения сигнала, который должен был бы оставаться неизменным:
 - ▣ если сигнал должен был оставаться единичным, то говорят о 1-риске
 - ▣ если нулевым — то о 0-риске

Риски в комбинационных схемах

7

- **Динамический риск** – это ситуация, когда вместо однократного перехода согласно логики работы КЦ, происходят многократные переходы
- При динамических рисках первый и последний переходы всегда совпадают с алгоритмическими, предусмотренными логикой работы схемы
- Статический риск такого свойства не имеет и считается более неблагоприятным

Риски в комбинационных схемах


8

- Простейший пример соответствует выработке функции «константа 1» по формуле $F = \overline{x}\overline{x} = 1$
- В статическом режиме при любом значении x на одном из входов элемента И-НЕ имеется логический ноль, обеспечивающий единичное значение выхода


Риски в комбинационных схемах

9


Механизм возникновения статического риска в комбинационной схеме



а



б



в

(б) – случай равенства задержек элементов 1 и 2 ($t_{31} = t_{32}$)

(в) – случаи неравенства задержек элементов 1 и 2 ($t_{31} < t_{32}$ и $t_{31} > t_{32}$)

Риски в комбинационных схемах

10

- В переходных процессах возможен статический 1-риск
- При различных задержках элементов 1 и 2 (не учитывая задержку элемента 3, которая здесь не играет роли) возникает статический риск после положительного или отрицательного перепада входного сигнала в зависимости от того, задержка какого элемента больше

Риски в комбинационных схемах

11

- Для исключения возможных сбоев в работе ЦУ из-за явлений риска имеются два пути:
 1. *синтез схем, свободных от рисков*
- Требуется сложный анализ процессов в схеме и введения избыточных элементов для исключения рисков
- Этот путь редко используется на практике

Риски в комбинационных схемах

12

2. *запрещение восприятия сигналов КЦ элементами памяти на время переходных процессов*

- **Основной путь для современной схемотехники**
- Прием информации с выходов КЦ разрешается только специальным сигналом синхронизации, подаваемым на элементы памяти после окончания переходных процессов в КЦ
- Таким образом, исключается воздействие ложных сигналов на элементы памяти. Другими словами, основная идея здесь может быть выражена словами *«переждать неприятности»*
- Соответствующие структуры называются **синхронными**.

Риски в комбинационных схемах

13


- Для определения временного интервала, на котором проходят переходные процессы, следует оценить задержки на путях распространения сигналов от входов к выходам комбинационного узла
- Нужно взять пути с **минимальной** и **максимальной** задержками
- Самый короткий путь до выхода обозначит **начало** интервала переходных процессов, самый длинный – когда переходные процессы **завершатся**

Риски в комбинационных схемах

14

Пример.

- Если на входе КЦ изменение сигналов произошло в нулевой момент времени, то по самому короткому пути до выхода F_3 сигнал может пройти за время $t_{3.2min}$, которое и обозначит начало интервала переходных процессов
- На самом длинном пути до выхода F_1 сигнал задержится не более чем на время $t_3 = t_{3.1max} + t_{3.3max} + t_{3.4max}$, по истечении которого переходные процессы завершатся



Риски в комбинационных схемах

15

- В общем случае для расчета переходных процессов в ЦУ нужны сведения о минимальных и максимальных значениях задержек элементов
- *На практике изготовитель часто указывает только максимальные значения задержек, нередко приводятся максимальные и типовые значения и крайне редко имеются сведения о минимальных*
- *Наиболее полно задержки описываются статистическими характеристиками, но и они, как правило, также неизвестны*

Риски в комбинационных схемах

16

- Если даны только максимальные задержки, то теряется возможность сравнивать времена прохождения сигналов в разных цепях, а это затрудняет оценку работоспособности схем и может привести к принятию не лучших схемотехнических решений

Дешифраторы, шифраторы, преобразователи кодов

17

Дешифраторы

- *Дешифратор* (ДШ) – это комбинационный узел, предназначенный для преобразования параллельного двоичного кода в унитарный (позиционный) код, т. е. код «1 из N». ДШ относятся к преобразователям кодов
- При подаче на вход параллельного двоичного кода активный уровень сигнала появится на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. При этом в любой момент времени выходной сигнал будет иметь активный уровень только на одном выходе ДШ

Дешифраторы, шифраторы, преобразователи кодов

18

- В ДШ каждой выходной функции соответствует только один минтерм (конституента единицы), а количество функций определяется количеством разрядов двоичного числа.
- Если дешифратор реализует все минтермы входных переменных, то он называется **полным дешифратором** – дешифратор $n \times 2^n$. На вход такого ДШ поступает n -разрядное двоичное кодовое слово, а на выходе возникает слово кода «1 из 2^n »
- Полный ДШ применяется в том случае, когда необходимо активизировать точно один из 2^n выходов, определяемый n -разрядным двоичным числом на входе

Дешифраторы, шифраторы, преобразователи кодов

19

- Если часть входных наборов не используется, то ДШ называют **неполным**, и у него число выходов меньше 2^n (в качестве примера неполного ДШ можно привести ДШ двоично-десятичных чисел).
- ДШ может иметь инверсные выходы. В этом случае только один выход имеет нулевое значение, а все остальные — единичное.

Дешифраторы, шифраторы, преобразователи кодов

20


- ДШ часто имеют разрешающий (управляющий, стробирующий) вход EN (Enable). При $EN = 1$ ДШ работает как обычно, при $EN = 0$ на всех выходах устанавливаются неактивные уровни независимо от поступившего входного кода. Вход EN часто выполняют инверсным
- Дешифратор, имеющий разрешающий вход, иногда называют *дешифратор-демультиплексор*
- Если входов разрешения несколько, то сигнал разрешения работы образуется как конъюнкция сигналов отдельных входов

Дешифраторы, шифраторы, преобразователи кодов

21

Условное обозначение двоичного дешифратора

В условном обозначении ДШ проставляются буквы DC (от английского Decoder). Входы ДШ принято обозначать их двоичными весами



Дешифраторы, шифраторы, преобразователи кодов

22

Функционирование дешифратора описывается системой конъюнкций:

$$F_0 = \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots \bar{x}_{n-2} \bar{x}_{n-1} EN,$$

$$F_1 = \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots \bar{x}_{n-2} x_{n-1} EN,$$

$$F_2 = \bar{x}_0 \bar{x}_1 \bar{x}_2 \dots x_{n-2} \bar{x}_{n-1} EN,$$

.....

$$F_{2^{n-2}} = x_0 x_1 x_2 \dots x_{n-2} \bar{x}_{n-1} EN,$$

$$F_{2^{n-1}} = x_0 x_1 x_2 \dots x_{n-2} x_{n-1} EN.$$

Дешифраторы, шифраторы, преобразователи кодов

23


Схемотехнически полный дешифратор на n входов (переменных) представляет собой совокупность $m = 2^n$ элементов И или элементов И-НЕ в дешифраторах с инверсными выходами (количество входов каждого элемента равно n) и n элементов отрицания. Каждый элемент И или элемент И-НЕ вырабатывает одну из выходных функций

Дешифраторы, шифраторы, преобразователи кодов

24

Схема полного дешифратора 3×8 с прямыми выходами

$$\begin{aligned}Z_0 &= \overline{X_3} \overline{X_2} \overline{X_1} \\Z_1 &= \overline{X_3} \overline{X_2} X_1 \\Z_2 &= \overline{X_3} X_2 \overline{X_1} \\Z_3 &= \overline{X_3} X_2 X_1 \\Z_4 &= X_3 \overline{X_2} \overline{X_1} \\Z_5 &= X_3 \overline{X_2} X_1 \\Z_6 &= X_3 X_2 \overline{X_1} \\Z_7 &= X_3 X_2 X_1\end{aligned}$$



Дешифраторы, шифраторы, преобразователи кодов


25

В стандартных сериях ДШ снабжен схемами для выработки парафазных сигналов из однофазных (прямых), поступающих на входы ИС. При этом входная прямая переменная непосредственно в схеме не используется, а вырабатывается повторно как двойная инверсия от входной. Это сделано для того, чтобы максимально разгрузить линии внешних входов. В этом случае внешние входы нагружены только на один вход инвертора.

Дешифраторы, шифраторы, преобразователи кодов

26

Сокращенная схема дешифратора. Показана одна входная линия и одна выходная линия (для определенности взята линия с номером 5)



Дешифраторы, шифраторы, преобразователи кодов

27

Для многих схемотехнических реализаций операция И-НЕ оказывается более удобной, чем операция И. Поэтому в стандартных сериях элементов дешифраторы с инверсными выходами встречаются значительно чаще, чем дешифраторы с прямыми выходами.

Дешифраторы, шифраторы, преобразователи кодов

28

- Время установления выходного сигнала дешифратора

$$t_{DC} = 2t_{з.инв} + \max(t_3^{10}, t_3^{01}),$$

где $t_{з.инв}$ — задержка сигнала в инверторе; t_3^{10} , t_3^{01} — задержки переключений логического элемента.

- Линейный (одноступенчатый) дешифратор имеет наибольшее быстродействие, но его реализация при повышенной разрядности входного кода требует применения логических элементов с большим числом входов, что приводит к увеличению нагрузки на источники входных сигналов и снижению быстродействие логических элементов.

Дешифраторы, шифраторы, преобразователи кодов

29

Корпуса ИС с большим числом выводов изготавливать сложно, и они дороги. С этой точки зрения дешифраторы относятся к крайне неудачным схемам, так как у них при простой внутренней структуре и малом числе схемных элементов много внешних выводов. Для размещения в обычном недорогом корпусе годится только дешифратор с 4 информационными входами. Более «размерных» дешифраторов в сериях ИС нет.

Дешифраторы, шифраторы, преобразователи кодов


30

- ❑ Малоразрядность стандартных ДШ ставит вопрос о наращивании их разрядности. Из малоразрядных ДШ можно построить схему, эквивалентную ДШ большей разрядности
- ❑ Для построения ДШ с большим числом входов используется многоступенчатая схема. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

Дешифраторы, шифраторы, преобразователи кодов

31

Пример двухступенчатого дешифратора 5×32



Дешифраторы, шифраторы, преобразователи кодов

32

В примере 5-разрядный код разбивается на две группы в 2 и 3 разряда, что определяет структуру всей схемы. Два старших разряда входного кода x_4 и x_3 расшифровываются ДШ 2×4 DC5, который по входам EN управляет четырьмя ДШ 3×8 второго каскада. Младшие разряды входного кода x_2 , x_1 , x_0 поступают на все ДШ второго каскада, но разрешенным по входу EN оказывается лишь один из них. Ему и будет принадлежать единственный из всех 32 возбужденный выход. Так, при поступлении кода $x_4x_3x_2x_1x_0 = 01111$ у DC5 сигнал появится на выходе 1, и по входу EN будет разрешен DC2. Остальные ДШ второго каскада будут запрещены. Разряды входного кода $x_2x_1x_0 = 111$ вызовут появление 1 на выходе 7 ДШ DC2, т. е. на выходе 15 всего составного ДШ, что соответствует заданному входному коду.

Дешифраторы, шифраторы, преобразователи кодов

33

В общем случае многоразрядный код можно разбить на группы различными способами, и каждому способу будет соответствовать свой вариант схемы многокаскадного (не обязательно двухкаскадного) дешифратора. Варианты будут отличаться задержкой и аппаратными затратами, и можно ставить задачу выбора оптимальной в заданной системе элементов структуры.

Дешифраторы, шифраторы, преобразователи кодов

34

Дешифраторы совместно со схемами ИЛИ можно использовать для реализации произвольных логических функций.

- ❑ На выходах ДШ вырабатываются все конъюнктивные термы (конституенты единицы), которые только можно составить из данного числа аргументов.
- ❑ Логическая функция в СНДФ есть дизъюнкция некоторого числа таких термов.
- ❑ Собирая нужные термы по схеме ИЛИ, можно получить любую функцию данного числа аргументов.


Дешифраторы, шифраторы, преобразователи кодов

35

- ❑ Реализация логической функции сводится к поиску выходов ДШ, соответствующих входящим в совершенную дизъюнктивную нормальную форму исходной функции элементарным конъюнкциям и объединению этих выходов с помощью элемента ИЛИ.
- ❑ Такое решение может быть целесообразным при необходимости получения нескольких функций одних и тех же аргументов. В этом случае для получения дополнительной функции добавляется только один элемент ИЛИ.

Дешифраторы, шифраторы, преобразователи кодов

36



Дешифраторы, шифраторы, преобразователи кодов

37

Шифраторы

- *Шифратор* – это комбинационный узел, который выполняет функцию, обратную дешифратору. Двоичный шифратор преобразуют код «1 из N» в двоичный
- Классический шифратор имеет m входов и n выходов, и при подаче сигнала на один из входов на выходе узла появляется двоичный код номера возбужденного входа. Число входов и выходов полного шифратора связано соотношением $m = 2^n$
- Шифратор можно использовать, например, для отображения в виде двоичного кода номера нажатой кнопки или положения многопозиционного переключателя

Дешифраторы, шифраторы, преобразователи кодов

38

Приоритетные шифраторы (ПШ) выполняют более сложную операцию.

- При работе ЭВМ и в других ЦУ часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания.
- Простейший вариант решения указанной задачи – присвоение каждому источнику запросов фиксированного приоритета. Например, группа из восьми запросов $R_7 \dots R_0$ (R от английского Request) формируется так, что высший приоритет имеет источник номер 7, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника – он будет обслуживаться только при отсутствии всех других запросов. Если имеются одновременно несколько запросов, обслуживается запрос с наибольшим номером.

Дешифраторы, шифраторы, преобразователи кодов

39

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. При наличии всего одного возбужденного входа приоритетный шифратор работает так же, как и двоичный. Поэтому в сериях элементов двоичный шифратор как самостоятельный элемент может отсутствовать. Режим его работы – частный случай работы приоритетного шифратора.

Дешифраторы, шифраторы, преобразователи кодов

40

В промышленных сериях элементов обычно имеются приоритетные шифраторы для восьмиразрядных слов. Функционирование такого шифратора описывается таблицей.

EI	R_7	R_6	R_5	R_4	R_3	R_2	R_1	R_0	a_2	a_1	a_0	G	EO
1	1	X	X	X	X	X	X	X	1	1	1	1	0
1	0	1	X	X	X	X	X	X	1	1	0	1	0
1	0	0	1	X	X	X	X	X	1	0	1	1	0
1	0	0	0	1	X	X	X	X	1	0	0	1	0
1	0	0	0	0	1	X	X	X	0	1	1	1	0
1	0	0	0	0	0	1	X	X	0	1	0	1	0
1	0	0	0	0	0	0	1	X	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
0	X	X	X	X	X	X	X	X	0	0	0	0	0

Дешифраторы, шифраторы, преобразователи кодов

41

- ❑ EI – сигнал разрешения работы данного шифратора;
- ❑ EO – сигнал, вырабатываемый на выходе данного шифратора при отсутствии запросов на его входах для разрешения работы следующего (младшего) шифратора при наращивании размерности шифраторов;
- ❑ G – сигнал, указывающий наличие запросов на входе данного шифратора;
- ❑ $R_7 \dots R_0$ – запросы на входах шифратора;
- ❑ $a_2 \dots a_0$ – значения разрядов выходного двоичного кода номера старшего запроса.

Все перечисленные сигналы формируются при условии $EI = 1$ (работа шифратора разрешена). При $EI = 0$ независимо от состояний входов запросов все выходные сигналы шифратора становятся нулевыми.

Дешифраторы, шифраторы, преобразователи кодов

42

Из таблицы можно получить следующие выражения для функций a_2 , a_1 , a_0 , EO , G :

$$a_2 = (R_7 \vee \bar{R}_7 R_6 \vee \bar{R}_7 \bar{R}_6 R_5 \vee \bar{R}_7 \bar{R}_6 \bar{R}_5 R_4) EI;$$

$$a_1 = (R_7 \vee \bar{R}_7 R_6 \vee \bar{R}_7 \bar{R}_6 \bar{R}_5 \bar{R}_4 R_3 \vee \bar{R}_7 \bar{R}_6 \bar{R}_5 \bar{R}_4 \bar{R}_3 R_2) EI;$$

$$a_0 = (R_7 \vee \bar{R}_7 \bar{R}_6 R_5 \vee \bar{R}_7 \bar{R}_6 \bar{R}_5 \bar{R}_4 R_3 \vee \bar{R}_7 \bar{R}_6 \bar{R}_5 \bar{R}_4 \bar{R}_3 \bar{R}_2 R_1) EI;$$

$$EO = \bar{R}_7 \bar{R}_6 \bar{R}_5 \bar{R}_4 \bar{R}_3 \bar{R}_2 \bar{R}_1 \bar{R}_0 EI;$$

$$G = (R_7 \vee R_6 \vee R_5 \vee R_4 \vee R_3 \vee R_2 \vee R_1 \vee R_0) EI.$$

Дешифраторы, шифраторы, преобразователи кодов

43

Повторным применением к каждой из функций a_2, a_1, a_0 соотношения алгебры логики $a \vee F\bar{a} = a \vee F$ можно упростить их и получить выражения

$$a_2 = R_7 \vee R_6 \vee R_5 \vee R_4;$$

$$a_1 = R_7 \vee R_6 \vee \bar{R}_5 \bar{R}_4 R_2 \vee \bar{R}_5 \bar{R}_4 R_3;$$


$$a_0 = (R_7 \vee \bar{R}_6 R_5 \vee \bar{R}_6 \bar{R}_4 R_3 \vee \bar{R}_6 \bar{R}_4 \bar{R}_2 R_1,$$

которые определяют внутреннюю структуру приоритетного шифратора.

Дешифраторы, шифраторы, преобразователи кодов

44

Схема наращивания размерности ПШ, которая показывает наращивание числа входов запросов вдвое (от 8 до 16). В схеме используются ПШ с инверсными входами и выходами, как это свойственно большинству серий элементов.



Дешифраторы, шифраторы, преобразователи кодов

45

- ❑ Шифратор 2 – старший по приоритету, его работа всегда разрешена подачей нуля на вход EI2. Если на входах $\bar{R}_8 \dots \bar{R}_{15}$ есть хотя бы один запрос, то разрешения на работу младшего шифратора 1 нет ($EO2 = 1$). Выходы шифратора 1 пассивны, т. е. имеют единичные значения. При этом элементы И-НЕ с номерами 1, 2, 3 играют роль инверторов для сигналов a_{22}, a_{12}, a_{02} . Поэтому на выходах a_2, a_1, a_0 схемы в целом формируются сигналы от нуля до семи в зависимости от номера старшего запроса в шифраторе 2, что вместе с единицей на выходе E02 дает номера от 8 до 15.

Дешифраторы, шифраторы, преобразователи кодов

46

- Если на входах шифратора 2 запросов нет, он разрешает работу младшего шифратора, вырабатывая сигнал $EO2 = 0$ и приводит свои выходы a_2, a_1, a_0 в пассивное единичное состояние. Теперь на выходы a_2, a_1, a_0 схемы в целом передаются инвертированные значения выходов a_{21}, a_{11}, a_{01} младшего шифратора, что вместе с нулем в разряде a_3 соответствует номерам от нуля до семи.

Дешифраторы, шифраторы, преобразователи кодов

47

- В результате получается схема с 16 входами запросов, причем вход $\bar{R}_{15}$ имеет старший приоритет.
- Выход элемента 4 принимает единичное значение при наличии хотя бы одного запроса в любом из шифраторов, и может использоваться как сигнал запроса на прерывания для процессора с последующим указанием процессору номера старшего запроса.

Дешифраторы, шифраторы, преобразователи кодов

48

Преобразователи кодов

Преобразователи кодов используются для шифрации и дешифрации цифровой информации – преобразования кода одного типа в другой (например, двоичного кода в код Грея) и имеют n входов и k выходов. Соотношения между числами n и k могут быть любыми: $n = k$, $n > k$ и $n < k$. Преобразователи кодов можно разделить на два типа:

- *с невесовым преобразованием кодов*
- *с весовым преобразованием кодов.*

Примером преобразователей первого типа являются преобразователи двоично-десятичного кода в код семисегментного индикатора десятичных цифр. Преобразователи второго типа используются, как правило, для преобразования числовой информации.

Мультиплексоры, демультиплексоры

49

Мультиплексоры

- ❑ Осуществляют подключение одного из входных каналов к выходному под управлением управляющего (адресующего) слова.
- ❑ Входы мультиплексора подразделяются на информационные $x_0, x_1, \dots, x_{n-1}$ и управляющие (адресные) $a_0, a_1, \dots, a_{k-1}$. Обычно $2^k = n$, где k и n – число адресных и информационных входов соответственно.

Мультиплексоры, демультиплексоры

50


- Двоичный код, поступающий на адресные входы, определяет (выбирает) один из информационных входов, значение переменной с которого передается на выход F , т. е. мультиплексор реализует функцию:

$$F = x_i, \text{ если } \sum_{j=0}^{k-1} A_j 2^j = i.$$

Мультиплексоры, демультиплексоры

51


Работу мультиплексора можно упрощенно представить с помощью многопозиционного ключа. Для одноразрядного мультиплексора такое представление мультиплексора показано на рисунке. Адресующий код A задает переключателю определенное положение, соединяя с выходом F один из информационных входов x_i . При нулевом адресующем коде переключатель занимает верхнее положение x_0 , с увеличением кода на единицу переходит в соседнее положение x_1 и т. д.



Мультиплексоры, демультиплексоры

52

Вариант схемной реализации мультиплексора 4-1 («четыре в один», т. е. коммутирующего данные от одного из четырех входов на единственный выход). Мультиплексор построен как совокупность двухвходовых конъюнкторов (их число равно числу информационных входов), управляемых выходными сигналами дешифратора, дешифрирующего двоичный адресный код. Выходы конъюнкторов объединены схемой ИЛИ.



Мультиплексоры, демультиплексоры

53

В интегральном исполнении применяется более простая схема, в которой конъюнкторы дешифратора одновременно выполняют и функцию конъюнкторов данных. Работа мультиплексора при этом описывается соотношением

$$F = x_0 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 \bar{a}_0 \vee x_1 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 a_0 \vee \dots x_{2^n-1} a_{n-1} a_{n-2} \dots a_1 a_0,$$

которое иногда называется *мультиплексной формулой*. Из выражения следует, что при любом значении адресующего кода все слагаемые, кроме одного, равны нулю. Ненулевое слагаемое равно x_i , где i – значение текущего адресного кода.



Мультиплексоры, демультиплексоры

54

В соответствии с этим соотношением строятся реальные схемы мультиплексоров. Как правило, схема дополняется входом разрешения работы E . При отсутствии разрешения работы ($E=0$) выход F становится нулевым независимо от комбинации сигналов на информационных и адресных входах мультиплексора.

Мультиплексоры, демультиплексоры

55



Мультиплексоры, демультиплексоры


56

- В стандартных сериях размерность мультиплексоров не более 16×1 .
- Для наращивания числа информационных входов, прибегают к их каскадированию. Наиболее универсальный способ наращивания размерности мультиплексора состоит в построении пирамидальной структуры, состоящей из нескольких мультиплексоров. При этом первый ярус схемы представляет собой столбец, содержащий столько мультиплексоров, сколько необходимо для получения нужного числа информационных входов. Все мультиплексоры этого столбца коммутируются одним и тем же адресным кодом, составленным из соответствующего числа младших разрядов общего адресного кода. Старшие разряды адресного кода используются во втором ярусе, мультиплексор которого обеспечивает поочередную работу мультиплексоров первого яруса на общий выход.

Мультиплексоры, демультиплексоры

57

Пирамидальная схема, выполняющая функции мультиплексора «32-1» и построенная на мультиплексорах меньшей размерности «8-1» и «4-1»



Мультиплексоры, демультиплексоры

58

- ❑ Мультиплексор можно использовать в качестве универсального логического элемента (УЛЭ) для реализации логических функций.
- ❑ В УЛЭ каждому набору аргументов соответствует передача на выход одного из сигналов настройки. Если этот сигнал есть значение функции на данном наборе аргументов, то УЛЭ реализует заданную функцию.
- ❑ Разным функциям будут соответствовать разные коды настройки.
- ❑ Алфавитом настройки является $\{0, 1\}$ — настройка осуществляется константами 0 и 1.

Мультиплексоры, демультиплексоры





59

- Если число аргументов превышает число адресных входов УЛЭ, то необходимо расширять алфавит настроечных сигналов путем переноса аргументов в число сигналов настройки.
- Перенос одного из аргументов в число сигналов настройки позволяет реализовать функции с числом аргументов на единицу больше, чем при настройке константами.
- По пути расширения алфавита сигналов настройки можно идти и дальше. При этом понадобятся дополнительные логические схемы, воспроизводящие остаточные функции, которые будут зависеть более чем от одного аргумента.
- Например, если в сигналы настройки перевести два аргумента, то дополнительные логические схемы будут двухвходовыми.

Мультиплексоры, демультиплексоры

60

Использование мультиплексора
в качестве универсального
логического элемента для
реализации логических функций



Мультиплексоры, демультиплексоры

61

Демультиплексоры

- Выполняют функцию, обратную функции мультиплексора – передают данные из одного входного канала в один из нескольких каналов-приемников.
- Демультиплексор имеет один информационный вход x , n информационных выходов $y_0, y_1, \dots, y_{n-1}$ и k управляющих (адресных) входов $a_0, a_1, \dots, a_{k-1}$.
- Обычно, также как и мультиплексоров, $2^k = n$.

Мультиплексоры, демультиплексоры

62

Двоичный код A , поступающий на адресные входы, определяет один из n выходов, на который передается значение переменной с информационного входа x , т. е. демультиплексор реализует следующие функции:

$$y_i = \begin{cases} D, & \text{если } \sum_{i=0}^{k-1} A_i \cdot 2^i = i, \\ 0, & \text{если } \sum_{i=0}^{k-1} A_i \cdot 2^i \neq i. \end{cases} \quad i = 0, 1, 2, \dots, n-1;$$



Мультиплексоры, демультиплексоры

63

Пример демультиплексора, имеющего $n = 4$ информационных выходов y_0, y_1, y_2, y_3 и $k = 2$ адресных входов a_0, a_1

$$y_0 = x\bar{a}_1\bar{a}_0 \quad y_1 = x\bar{a}_1a_0$$

$$y_2 = xa_1\bar{a}_0 \quad y_3 = xa_1a_0$$



Мультиплексоры, демультиплексоры

64

- ❑ Функция демультиплексора легко реализуется с помощью дешифратора, если его вход разрешения EN использовать в качестве информационного входа демультиплексора, а входы декодируемого кода – в качестве адресных входов. В этом случае, при активном значении сигнала на входе EN избирается выход, соответствующий коду, поданному на адресные входы.
- ❑ Поэтому ИС ДШ, имеющих разрешающий вход, как это отмечалось ранее, называют не просто ДШ, а дешифраторами-демультиплексорами.

Мультиплексоры, демультиплексоры

65

- Термином *мультиплексирование* называют процесс передачи данных от нескольких источников по общему каналу, а устройство, осуществляющее на передающей стороне операцию сведения данных в один канал, принято называть *мультиплексором*.
- Подобное устройство способно осуществлять временное разделение сигналов, поступающих от нескольких источников, и передавать их в канал (линию) связи друг за другом в соответствии со сменой кодов на своих адресных входах.

Мультиплексоры, демультиплексоры


66

- На приемной стороне требуется выполнить обратную операцию – *демультиплексирование*, т. е. распределение порций данных, поступивших по каналу связи в последовательные моменты времени, по своим приемникам. Эту операцию выполняет *демультиплексор*.
- Совместное использование мультиплексора и демультиплексора позволяет выполнить передачу данных от n источников к n приемникам по общей линии.

Мультиплексоры, демультиплексоры

67

Совместное использование мультиплексора и демультиплексора для передачи данных от n источников к n приемникам по общей линии



Мультиплексоры, демультиплексоры

68

Если в схеме n различных источников и приемников заменить n -разрядными источником и приемником, например, регистрами $RG_{\text{ист}}$ и $RG_{\text{пр}}$ (изображены пунктирными линиями), то схема может быть использована для преобразования n -разрядного параллельного кода на передающей стороне в последовательный код (с помощью мультиплексора) и последовательного кода в параллельный на приемной стороне (с помощью демультиплексора).

Компараторы (схемы сравнения)

69

- Компаратором (устройством сравнения) называют функциональный узел, обеспечивающий сравнение двух n -разрядных двоичных числа A и B
- Функции, вырабатываемые компараторами, определяются следующим образом: они принимают единичное значение (истинны), если соблюдается условие, указанное в индексе обозначения функции. Например, функция $F_{A=B} = 1$, если $A = B$ и принимает нулевое значение при $A \neq B$

Компараторы (схемы сравнения)

70

- Основными отношениями считаются два – «равно» и «больше»
- Остальные отношения выражаются через них следующим образом:

$$F_{A \neq B} = \bar{F}_{A=B}; \quad F_{A < B} = F_{B > A}; \quad F_{A \geq B} = \bar{F}_{B > A}; \quad F_{A \leq B} = \bar{F}_{A > B}.$$

Компараторы (схемы сравнения)

71

- Компараторы строятся на основе поразрядных операций над одноименными разрядами обоих слов. Слова равны, если попарно равны все одноименные их разряды, т. е. если в обоих нули или единицы
- Признак (условие) равенства i -х разрядов сравниваемых слов A и B формируется следующим образом:

$$r_i = a_i b_i \vee \bar{a}_i \bar{b}_i = \overline{a_i \bar{b}_i \vee \bar{a}_i b_i} = \overline{\overline{a_i} \bar{b}_i \cdot \overline{\bar{a}_i} b_i} = \overline{\overline{a_i} \bar{b}_i \cdot a_i b_i} = \overline{a_i \oplus b_i}.$$


- Условие неравенства i -х разрядов:

$$\bar{r}_i = a_i \bar{b}_i \vee \bar{a}_i b_i = \overline{a_i b_i \vee \bar{a}_i \bar{b}_i} = \overline{\overline{a_i b_i} \cdot \overline{\bar{a}_i \bar{b}_i}} = a_i \oplus b_i.$$

Компараторы (схемы сравнения)


72

- Схема компаратора на равенство в базисе И-НЕ



- Схема без парафазных входов основана на выражениях для r_i , преобразованных следующим образом:

$$r_i = \overline{a_i b_i} \vee \overline{\bar{a}_i \bar{b}_i} = \overline{a_i (\bar{a}_i \vee \bar{b}_i)} \vee \overline{b_i (\bar{a}_i \vee \bar{b}_i)} = \overline{a_i \bar{a}_i b_i} \vee \overline{b_i \bar{a}_i b_i}.$$



Компараторы (схемы сравнения)

73

- Признак равенства слов

$$R = r_{n-1}r_{n-2} \dots r_0$$

- Построение компаратора на «больше» для одноразрядных слов требует реализации функции

a	b	$F_{A>B}$
0	0	0
0	1	0
1	0	1
1	1	0

$$F_{A>B} = a\bar{b}$$

Компараторы (схемы сравнения)

74

Функцию $F_{A>B}$ для многоразрядных слов проще всего получить на основе рассуждений. Пусть нужно сравнить двухразрядные слова. Если старшие разряды a_1 и b_1 не равны, то результат известен независимо от младших разрядов: при $a_1 = 1$ и $b_1 = 0$ имеем $A > B$, а при $a_1 = 0$ и $b_1 = 1$ имеем $A < B$. Если же $a_1 = b_1$, результат еще неизвестен, и требуется анализ следующего разряда по тому же алгоритму. Поэтому для двухразрядных слов можно записать

$$F_{A>B} = a_1 \bar{b}_1 \vee \bar{a}_1 b_1$$

Компараторы (схемы сравнения)

75

- Подобный же подход справедлив и для слов любой разрядности: к анализу следующего разряда нужно переходить только при равенстве предыдущих. Таким образом, для общего случая n -разрядных слов имеем

$$F_{A>B} = a_{n-1}\bar{b}_{n-1} \vee r_{n-1}a_{n-2}\bar{b}_{n-2} \vee \dots \vee r_{n-1}r_{n-2} \dots r_1 a_0 \bar{b}_0.$$

- При этом цель минимизации не ставилась и на самом деле выражения для $F_{A>B}$ не минимальны. Однако для построения компаратора с тремя выходами «равно», «больше» и «меньше» (в сериях цифровых элементов обычно имеются компараторы с тремя выходами) полученный вариант остается предпочтительным, поскольку функции r_i , все равно нужны для сравнения на «равно», и для операций сравнения на «больше» они могут быть взяты в готовом виде.

Компараторы (схемы сравнения)

76


Компараторы для слов большой разрядности получают наращиванием размерности путем использования нескольких компараторов. Принцип наращивания рассмотрим на примере реализации компаратора с тремя выходами для двухразрядных слов. Выработка признака $A > B$ в этой схеме производится по соотношению

$$F_{A>B} = a_i \bar{b}_i \vee r_i a_{i-1} \bar{b}_{i-1} \vee F'_{A>B} r_i r_{i-1} = \overline{\overline{a_i \bar{b}_i} \cdot \overline{a_{i-1} \bar{b}_{i-1} r_i} \cdot \overline{F'_{A>B} r_{i-1}}}.$$

где штрихом отмечены функции с выходов младшей группы.

Компараторы (схемы сравнения)

77



Контроль работы цифровых устройств

- Сложность ЦУ определяет важность операций контроля и диагностики их функционирования
- В некоторых случаях контроль жизненно важен, например:
 - ▣ авиационные приборы
 - ▣ управление мощными энергетическими установками
 - ▣ мониторинг пациентов в клиниках
 - ▣ и др.

Схемы контроля

79

Причинами нарушения нормальной работы ЦУ могут быть:

- отказы – нарушения из-за возникших неисправностей, имеющих постоянный характер
- сбои – нарушения из-за проявлений неблагоприятных факторов, в частности, помех, которые в дальнейшем могут и не проявиться

Схемы контроля

80

- Независимо от этого дальше будем говорить об **ошибках функционирования**, поскольку для рассматриваемых далее вопросов конкретный характер ошибок несущественен
- Цели и задачи контроля, диагностики и исправления ошибок в ЦУ могут быть разными:
 - ▣ Можно ставить **задачу предотвращения ошибок** в работе ЦУ. Для этого необходимы такие меры, как применение высококачественных элементов схем, стабилизация условий окружающей среды и т. п. Но даже при всех стараниях вряд ли возможно полностью избавиться от ошибок

Схемы контроля

81

- Поэтому ставится ***задача выявления ошибок.***
Решается разными методами:
 - Можно, например, воспользоваться дублированием ЦУ и сравнением результатов работы двух идентичных устройств. Несовпадение результатов в этом случае рассматривается как признак ошибки (хотя вероятность того, что ошибка появилась в контролируемом устройстве, а не в контролирующем равна всего 50%)
 - Для выявления ошибок можно использовать специальные коды, более сложные, чем двоичные

- Можно ставить **задачи маскирования (исправления) ошибок**. В этом случае наличие ошибок определенного типа и количества не нарушает работу устройства, поскольку их влияние устраняется автоматически. В этой области используется, например, трехкратное резервирование устройств с выработкой результата путем «голосования» с помощью мажоритарных элементов. Эти элементы вырабатывают выходные данные «по большинству» входных. Если из трех устройств одно стало работать неправильно, это не скажется на результате. Только ошибка в двух из трех каналов проявляется в результате.

Схемы контроля

83

- Добавление к функциям устройств функций контроля всегда связано с избыточностью — дополнительными аппаратными или временными затратами
- Вводимая избыточность — это цена контроля. Например, метод дублирования ценен своей универсальностью, но дорог, для него избыточность составляет около 100%

Мажоритарные элементы

- Задача мажоритарного элемента — произвести «голосование» и передать на выход величину, соответствующую большинству из входных
- Мажоритарный элемент может иметь только нечетное число входов
- Если имеется в виду контроль многоразрядных слов, то в каждом разряде ставится мажоритарный элемент
- Практически выпускаемые элементы имеют по три или по пять входов

Схемы контроля

85

- В таблице представлено функционирование мажоритарного элемента, на входы которого поступают величины F_1 , F_2 , и F_3 и по результатам голосования вырабатывается выходная величина F , а также двухразрядный код a_1a_0 , указывающий номер отказавшего канала

F_1	F_2	F_3	F	a_1	a_0
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	0	1	0
0	1	1	1	0	1
1	0	0	0	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	1	0	0

Схемы контроля

86

- Из таблицы легко получить функции, которые после несложных преобразований приводятся к следующим:


$$F = F_1 F_2 \vee F_1 F_3 \vee F_2 F_3, a_1 = F_2 \oplus F_3, a_0 = F_1 \oplus F_3$$

- По полученным выражениям строится схема голосования с мажоритарным элементом
- От мажоритарного элемента требуется особенно высокая надежность, т. к. его отказ делает бесполезной всю схему резервирования

Схемы контроля

87

Схема голосования с мажоритарным элементом



Контроль по модулю 2

- Важное условие нормальной работы ЦУ — контроль правильности передач и хранения данных
- В этой области простейшим и широко применяемым методом является *контроль по модулю 2 (четности/нечетности)*

Основные понятия теории кодирования:

- *Кодовая комбинация* — набор из символов принятого алфавита
- *Код* — совокупность кодовых комбинаций, используемых для отображения информации
- *Кодовое расстояние* между двумя кодовыми комбинациями — число разрядов, в которых эти комбинации отличаются друг от друга

Схемы контроля

90

- *Минимальное кодовое расстояние* — минимальное кодовое расстояние для любой пары комбинаций, входящих в данный код
- *Кратность ошибки* — число ошибок в данном слове (число неверных разрядов)
- *Вес комбинации* — число единиц в данной комбинации

Схемы контроля

91

- *Условия обнаружения и исправления ошибок при использовании кодов:*

$$d_{\min} = r_{\text{обн}} + 1$$

$$d_{\min} = 2r_{\text{испр}} + 1$$

$$d_{\min} = 2r_{\text{испр}} + r_{\text{обн}} + 1$$

где $d_{\min}$ — минимальное кодовое расстояние кода; $r_{\text{обн}}$ и $r_{\text{испр}}$ — кратность обнаруживаемых и исправляемых ошибок соответственно

Схемы контроля

92

- Для двоичного кода минимальное кодовое расстояние $d_{\min} = 1$, поэтому он не обладает возможностями какого-либо контроля производимых над ним действий
- Чтобы получить возможность обнаруживать хотя бы ошибки единичной кратности, нужно увеличить минимальное кодовое расстояние на 1
- Это и сделано для кода контроля по модулю 2 (контроля по четности/нечетности)

Схемы контроля

93

Метод контроля по модулю 2 (четности/нечетности)

- Каждое слово дополняется контрольным разрядом, значение которого подбирается так, чтобы сделать четным (нечетным) вес каждой кодовой комбинации
- При одиночной ошибке в кодовой комбинации четность (нечетность) ее веса меняется, а такая комбинация не принадлежит к данному коду, что и обнаруживается схемами контроля
- При двойной ошибке четность (нечетность) комбинации не нарушается — такая ошибка не обнаруживается
- У кода с контрольным разрядом $d_{\min} = 2$
- Обнаруживаются ошибки не только единичной, но вообще нечетной кратности. На величину $d_{\min}$ это не влияет

Схемы контроля

94

- При контроле по четности вес кодовых комбинаций делают четным, при контроле по нечетности — нечетным
- Логические возможности обоих вариантов абсолютно идентичны
- В зависимости от технической реализации каналов передачи данных, может проявиться предпочтительность того или иного варианта, поскольку один из вариантов может позволить отличать обрыв всех линий связи от передачи нулевого слова, а другой — нет

Схемы контроля

95

Значения контрольного разряда при контроле по четности $\rho_{\text{ч}}$ и нечетности $\rho_{\text{н}}$ для 4-разрядного информационного слова

$$\rho_{\text{ч}} = a_3 \oplus a_2 \oplus a_1 \oplus a_0$$

$$\rho_{\text{н}} = \overline{a_3 \oplus a_2 \oplus a_1 \oplus a_0}$$

a_3	a_2	a_1	a_0	$\rho_{\text{ч}}$	$\rho_{\text{н}}$
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
.....					
1	1	1	1	0	1

Схемы контроля

96

- После передачи слова или считывания его из памяти производится сложение разрядов кодовой комбинации по модулю 2 (свертка по модулю 2) и проверяется, сохранилась ли четность (нечетность) веса принятой комбинации
- Если четность (нечетность) веса комбинации изменилась, фиксируется ошибка операции


Схемы контроля

97

- Контроль по модулю 2 эффективен там, где вероятность единичной ошибки много больше, чем вероятность двойной (или вообще групповой)
- В частности, для полупроводниковой основной памяти компьютеров такая ситуация справедлива, т. к. каждый бит слова хранится в своем собственном запоминающем элементе, и наиболее вероятны единичные ошибки
- А для памяти на магнитных носителях информации (диски, ленты) дефекты таковы, что обычно затрагивают участок, на котором размещено несколько бит данных, поэтому для этой памяти контроль по модулю 2 неэффективен

Схемы свертки

- Контроль по модулю 2 реализуется с помощью схем свертки. Обычно используется многоярусная схема свертки пирамидального типа



Схемы контроля

99

- Оценки аппаратной сложности и быстродействия при разрядности свертываемого слова 2^n (n — произвольное целое число):

$$N_{\text{лэ}} = n/2 + n/4 + \dots + n/n = n(1/2 + 1/4 + \dots + 1/n) = n - 1$$


$$L = \log_2 n$$

где $N_{\text{лэ}}$ — число логических элементов в схеме; L — ее логическая глубина

Схемы контроля

100

- При обработке последовательных данных, когда слова передаются по одной линии последовательно разряд за разрядом целесообразно применять последовательную схему свертки



- Выдает результат всего лишь через одну задержку после поступления последнего разряда a_7

Схемы контроля



101

- Примером ИС свертки по модулю 2 может служить микросхема ИП5 серии КР1533. Схема имеет 9 входов, что допускает свертку байта с девятым контрольным разрядом. Двумя выходами схемы являются Е (Even) и О (Odd). Если вес входной комбинации четный, то $E = 1$ и $O = 0$, и наоборот, если вес нечетный.
- Схемотехнически ИС КР1533ИП5 представляет собою пирамидальную структуру из трехвходовых элементов типа четность/нечетность

Схемы контроля

102


ИС КР1533ИП5



Схемы контроля

103

Использование ИС КР1533ИП5 при передаче данных или их записи/считывания (если речь идет о памяти) с контролем



Схемы контроля

104

- Контроль по модулю 2 применим не только для операций передачи и хранения слов, но и для некоторых более сложных операций
- В этих случаях недостаточно просто добавить к информационному слову контрольный разряд, а требуются более развитые операции
- В качестве примера рассмотрим контроль логического преобразователя ЛП, воспроизводящего систему переключательных функций от m переменных

Контроль логического преобразователя

- Для осуществления контроля к системе добавляется еще одна функция

$$F_{\text{доп}} = F_1 \oplus F_2 \oplus \dots \oplus F_n$$


которая воспроизводится на индивидуальных элементах (во избежание маскирования контролируемых ошибок)

- Затем выработанные функции F_1 - F_n свертываются по модулю 2, и результат сравнивается с дополнительной функцией $F_{\text{доп}}$

Схемы контроля

106

- При отсутствии ошибок должны сравниваться одинаковые величины
- Если они различны, то на выходе элемента сложения по модулю 2 возникнет сигнал ошибки



Контроль с использованием кодов Хемминга

- Применение кодов Хемминга позволяет **исправлять единичные ошибки**
- Добавление к коду Хемминга контрольного разряда, обеспечивающего четность/нечетность всей кодовой комбинации в целом, приводит к модифицированному коду Хемминга, с помощью которого можно **исправлять единичные ошибки и обнаруживать двойные**

Схемы контроля

108

- Методы контроля с помощью кодов Хемминга основаны на тех же принципах, что и контроль по модулю 2
- Область эффективного применения кодов Хемминга — устройства, в которых вероятность единичных ошибок много больше, чем вероятность групповых

Схемы контроля

109

- Для получения кодовой комбинации кода Хемминга к информационному слову добавляется несколько контрольных разрядов
- Каждый контрольный разряд ассоциируется с некоторой группой разрядов кодовой комбинации
- Задает вес на четность/нечетность группы, в которую он входит

Схемы контроля

110

- Первый контрольный разряд входит в группу разрядов с номерами $xx...xx1$, где x означает произвольное значение, т. е. разряды с нечетными номерами: 1, 3, 5, 7, 9, ...
- Второй контрольный разряд входит в группу разрядов с номерами, имеющими единицу во втором справа разряде $xx...x1x$, т. е. с номерами : 2, 3, 6, 7, 10, 11, ...
- Третий контрольный разряд входит в группу, у которой номера разрядов имеют единицу в третьем справа разряде $xx...1xx$, т. е. с номерами: 4, 5, 6, 7, 12, 13, 14, 15, ...

Схемы контроля

111

- После выполнения операции (например, считывания кодовой комбинации из памяти) производится столько проверок по модулю 2, сколько контрольных разрядов в кодовой комбинации, т. е. проверяется сохранение четности весов групп
- Если в кодовой комбинации произошла ошибка, то в одних проверках она скажется, а в других — нет
- Это позволяет определить разряд, в котором произошла ошибка
- Для восстановления правильного значения слова необходимо проинвертировать ошибочный разряд

Пример.

- Код Хемминга для 4-разрядного информационного слова $A = a_3a_2a_1a_0$
- Через ρ в таблице обозначен общий контрольный разряд для всей кодовой комбинации, через ρ_1, ρ_2, ρ_3 — первый, второй и третий групповые контрольные разряды

Схемы контроля

113

	8	7	6	5	4	3	2	1
	ρ	a_3	a_2	a_1	ρ_3	a_0	ρ_2	ρ_1
	0	0	0	0	0	0	0	0
	1	0	0	0	0	1	1	1
	1	0	0	1	1	0	0	1
	0	0	0	1	1	1	1	0
	1	0	1	0	1	0	1	0
	0	0	1	0	1	1	0	1
$a_3a_2a_1a_0 = 0110$	0	0	1	1	0	0	1	1
	1	0	1	1	0	1	0	0
	0	1	0	0	1	0	1	0
								
	1	1	1	1	1	1	1	1

Схемы контроля

114

- Процесс исправления и выявления ошибок
 - ▣ Пусть, например, передавалось информа-ционное слово $0110 = 6_{10}$
 - ▣ Не учитывая разряд p правильная кодовая комбинация имеет вид:

7	6	5	4	3	2	1
0	1	1	0	0	1	1

- ▣ Пусть во втором слева разряде произошла ошибка и принята комбинация:

7	6	5	4	3	2	1
0	0	1	0	0	1	1

Схемы контроля

115

- Первая проверка (по группе разрядов с нечетными номерами) показывает сохранение четности, т. е. в этой группе ошибок нет, результат этой проверки отмечается нулем
- Вторая проверка (по разрядам 2, 3, 6, 7) обнаруживает нарушение четности веса комбинации, ее результат отмечается единицей
- Третья проверка (по разрядам 4, 5, 6, 7) также обнаруживает нарушение четности, ее результат отмечается единицей

Схемы контроля

116

- *Результаты проверок образуют слово, называемое синдромом. Синдром указывает номер разряда, в котором произошла ошибка. В примере результаты проверок дают слово $110 = 6_{10}$*
- *Проинвертировав разряд номер 6, возвращаемся к правильной кодовой комбинации — ошибка исправлена*
- Для коротких слов избыточность кода Хемминга получилась значительной — на 4 информационных разряда приходится 4 контрольных). Но это нетипично, поскольку реально контролируются слова большей разрядности, для которых избыточность быстро уменьшается с ростом разрядности слов

Схемы контроля

117

- Минимальное кодовое расстояние обычного кода Хемминга равно 3
- Добавление разряда проверки общей четности веса комбинации приводит к *модифицированному коду Хемминга* с минимальным кодовым расстоянием, равным 4 и, соответственно, добавляет возможность обнаружения двойной ошибки
- Обнаружение двойной ошибки основано на сопоставлении наличия или отсутствия признаков ошибки в синдроме и общей четности

Схемы контроля

118


- Если обозначить через S любое ненулевое значение синдрома, то возможны следующие ситуации, используемые для обнаружения двойной ошибки

Синдром	Свертка кодовой комбинации	Характеристика результата
0	0	Все правильно, слово можно использовать
S	1	Была единичная ошибка, исправлена, слово можно использовать
S	0	Эти ситуации могут возникать только вследствие ошибок двойной или большей кратности, слово использовать нельзя
0	1	

Схемы контроля

119


Схема выработки контрольных разрядов для составления кода Хемминга (схема кодирования)



Схемы контроля

120

Схема декодирования для кода Хемминга



Схемы контроля

121

- Декодирующая часть содержит три 4-разрядных схемы свертки для проведения групповых проверок и формирования разрядов синдрома
- Синдром поступает на дешифратор, который вырабатывает единичный сигнал на линии, соответствующей номеру ошибочного разряда
- Эта единица выполняет инвертирование ошибочного разряда слова A , поступая на второй вход элемента сложения по модулю 2, через который данный разряд передается на выход схемы
- Двойная ошибка обнаруживается элементом 2к согласно таблице ситуаций, указанной ранее